RELEVANCE OF EACH DOCUMENT

The relevance of Documents A1 and A2 is described in the present specification. An English translation of the foreign-language documents is not readily available. However, the absence of such translation does not relieve the PTO from its duty to consider the submitted foreign language documents (37 CFR §1.98 and MPEP §609). English language abstracts are attached.

Applicant respectfully requests that any listed document be considered by the Examiner and be made of record in the present application and that an initialed copy of Form PTO/SB/08 be returned in accordance with MPEP §609.

The Commissioner is hereby authorized to charge any additional fees which may be required regarding this application under 37 CFR §§ 1.16-1.17, or credit any overpayment, to Deposit Account No. 19-0741. Should no proper payment be enclosed herewith, as by a check being in the wrong amount, unsigned, post-dated, otherwise improper or informal or even entirely missing, the Commissioner is authorized to charge the unpaid amount to Deposit Account No. 19-0741.

Respectfully submitted,

David A. Blumenthal

Attorney for Applicant Registration No. 26,257

Date: August 25, 2003

FOLEY & LARDNER

Customer Number: 22428

Telephone:

(202) 672-5407

Facsimile:

(202) 672-5399

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出 願 番 号

Application Number:

特願2002-253329

[ST.10/C]:

[JP2002-253329]

出 願 人 Applicant(s):

NECエレクトロニクス株式会社

2003年 6月 2日

特 許 庁 長 官 Commissioner, Japan Patent Office



殿

【書類名】

特許願

【整理番号】

71110544

【あて先】

特許庁長官

【国際特許分類】

G11C 29/00

G01R 31/28

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

川崎 達也

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】

京本 直樹

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100082924

【弁理士】

【氏名又は名称】

福田 修一

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】

河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】

008279

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9115699

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 メモリのテスト回路

【特許請求の範囲】

【請求項1】 半導体集積回路にメモリと共に内蔵されるテスト回路において、前記メモリのテスト信号を生成するテスト信号生成回路と、前記テスト信号生成回路の制御を行う制御回路を有し、外部から入力される第1の制御信号に応じてテスト設定モードとテスト実行モードが切替えられ、前記テスト設定モードにおいて前記テスト信号生成回路へ入力される、テスト信号の初期データおよび前記テスト信号生成回路を制御するための制御データと、前記制御回路への制御データとが、同一の端子よりシリアルに入力されることを特徴とするメモリのテスト回路。

【請求項2】 前記テスト信号生成回路が、チップセレクト信号生成回路と、アドレス信号生成回路と、データ信号生成回路と、リードライト信号生成回路 からなることを特徴とする請求項1記載のメモリのテスト回路。

【請求項3】 外部から入力される第2、3、4の制御信号に応じて、それぞれ、アドレスのインクリメント、デクリメントの制御、リードライトの制御、データ反転の有無の制御がされることを特徴とする請求項1または2記載のメモリのテスト回路。

【請求項4】 選択されたメモリの出力データを選択して外部に出力データとして出力するセレクタを有することを特徴とする請求項1乃至3のいずれか1項に記載のメモリのテスト回路。

【請求項5】 前記リードライト信号生成回路が前記チップセレクト信号生成回路の出力信号に基づいてリードライト信号を生成することを特徴とする請求項1万至4のいずれか1項記載のメモリのテスト回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリのテスト回路に係り、特にメモリとロジック部が1つの半導体チップに混載された半導体集積回路のメモリのテスト回路に関するものである

[0002]

【従来の技術】

近年、ASICやマイクロプロセッサ等のロジック部にメモリを混載したLSIが種々提案されている。この種のLSIにおいてメモリの通常動作は、ロジック部からの信号により制御され、例えばロジック部から読み出し命令が出されると、メモリは選択されたアドレスのデータをロジック部に出力する。同様にメモリは選択されたアドレスのデータをロジック部に出力する。この種のLSIにおいて、複雑なロジック部を介してメモリのテストを行うことは実用的ではないため、メモリのテストを行うための専用のテスト回路が種々提案されている。

[0003]

図10は従来のメモリのテスト回路の構成を示す図である(例えば、特許文献 1参照。)。図10において、211はメモリのテストの対象であるメモリ回路 であり、複数のデータ入力端子DIおよび複数のデータ出力端子DOを有している。212は外部入力端子NIを有する内部ロジック回路、213,214はそれぞれセレクタであり、テストモード端子TESTからの切替制御信号によって入力端子A、Bを切替える。

[0004]

次に動作について説明する。通常のデータを書き込む場合には、テストモード端子TESTからの切替制御信号によってセレクタ213,214はいずれも入力端子Aを選択する。通常のデータは外部入力端子NIから入力され、内部ロジック回路212,セレクタ213を介してデータ入力端子DIからメモリ回路211に書きこまれる。また、通常のデータを読み出す場合には、メモリ回路211のデータ出力端子DOから内部ロジック回路212,セレクタ214を介して外部出力端子OUTへ出力される。

[0005]

テストデータを書き込む場合には、テストモード端子TESTからの切替制御信号によってセレクタ213,214はいずれも入力端子Bを選択する。テストデータはテスト入力端子TIから入力され、セレクタ213を介してデータ入力

端子DIからメモリ回路211に書き込まれる。また、テストデータを読み出す場合には、メモリ回路211のデータ出力端子DOからセレクタ214を介して外部出力端子OUTへ出力される。

[0006]

このような従来のメモリのテスト回路は、メモリのテストを行う際にはセレク タ213,214を切替制御することによって、内部ロジック回路212を介さ ずにメモリ回路211単体のメモリのテストを行うことができる。

[0007]

他のメモリのテスト回路の従来技術として、組み込自己テスト回路(BIST 回路)として知られているものが有る。上述したメモリのテスト回路がテストパタンの発生及び出力データの解析を全て外部のテスタにて行うものであったのに対して、BIST回路においては、テストパタン生成器とテスト結果解析器とを備えており、外部のテスタにはテストの判定結果のみが出力される。従って、BIST回路では、LSIに必要なテスト用端子の数が少数ですむという長所がある。

[0008]

しかしながら、一般的なBIST回路では、メモリテスト回路内部にシーケンサを持ち、そのシーケンサがテスト内容を制御するためテスト内容が固定されており、LSIの設計後にテスト内容を変更することが不可能である。

[0009]

そこで、LSIの設計後にもテスト内容の変更を可能にする手法として、プロブラマブルなBIST回路というものが考えられている。図11は一般的に考えられるプログラマブルなBIST回路の構成図である。RAMテスト命令用メモリ102には、外部入力端子よりテスト内容を生成するためのアルゴリズムを表現したプログラムデータ101が入力されて記憶される。RAMテスト制御回路103は、テストモード設定信号TESTが所定の論理になるとテストモードに設定され、RAMテストクロックCLKに同期して動作し、アドレス指定信号106をRAMテスト命令用メモリ102に与え、RAMテスト命令用メモリ102より順次プログラムデータ107を読み出す。

[0010]

テストパタン生成器 1 1 0 は、RAMテスト制御回路 1 0 3 から出力される制御信号 1 0 8 に応じてそのプログラムデータに対応したテストパタンデータ 1 1 1 を順次発生させる。テストパタンデータ 1 1 1 は、セレクタ 1 1 4 により通常動作時の信号 1 1 5 と切り替えられ、被テストメモリ 1 1 6 への入力データとして選択される。

[0011]

このようなプログラマブルなBIST回路では、RAMテスト命令用メモリに保持されているプログラムデータを変更することで、任意のRAMテストを実行することが可能である。また、RAMテスト命令メモリによる面積増加を避けるために、RAMテスト命令メモリの代わりに、LSI内部のスキャンパスレジスタを代用した手法が提案されている(例えば、特許文献2参照。)。

[0012]

【特許文献1】

特開2002-42493号公報(図5)

【特許文献 2 】

特開2001-297598号公報(図1)

[0013]

【発明が解決しようとする課題】

セレクタを切替制御して、内部ロジック回路を介さずにメモリ回路のテストを 行う方法では、データ入力端子、データ出力端子の数だけテスト用端子が必要と なる。従って、データ入力、データ出力のビット幅が大きい場合や複数のメモリ が内蔵されている場合、多数のテスト用端子が必要となり実用的ではなくなると いう欠点が有る。

[0014]

一般的なBIST回路では、回路内部にシーケンサを持ち、そのシーケンサが テスト内容を制御するためテスト内容が固定されており、LSIの設計後にテス ト内容を変更することが不可能である。一方、図11に示すようなBISTスト 回路では、RAMテスト命令用メモリをLSI内部に組み込むことによる面積の 増大や、RAMテスト命令用メモリ自信のテストも問題となる。特許文献2で提案されているBIST回路では、RAMテスト命令用メモリの追加による面積の増加は無いものの、RAMテスト命令用メモリの代用として使用するLSI内部のスキャンパスレジスタからプログラムを引き出すための信号線等による面積の増加とレイアウト時の配線性の悪化が問題となる。また、これらテスト回路はプログラムからテストパタンを生成するため、RAMテスト制御回路およびテストパタン発生器では、プログラムのデコード、RAMの制御信号の生成等を行なうための回路が必要となり回路規模が大きくなるという欠点が有る。

[0015]

本発明は、上記のような課題を解決するためになされたものであり、必要最低限のテスト用外部端子と回路追加により、テスト内容が変更可能なメモリのテスト回路を実現することを目的とする。

[0016]

【課題を解決するための手段】

本発明のメモリのテスト回路は、半導体集積回路にメモリと共に内蔵されるテスト回路において、前記メモリのテスト信号を生成するテスト信号生成回路と、前記テスト信号生成回路の制御を行う制御回路を有し、外部から入力される第1の制御信号に応じてテスト設定モードとテスト実行モードが切替えられ、前記テスト設定モードにおいて前記テスト信号生成回路へ入力される、テスト信号の初期データおよび前記テスト信号生成回路を制御するための制御データと、前記制御回路への制御データとが、同一の端子よりシリアルに入力されるように構成されている。

[0017]

本発明では、外部から入力される第1の制御信号に応じてテスト設定モードと テスト実行モードが切替えられ、前記テスト設定モードにおいて前記テスト信号 生成回路へ入力される、テスト信号の初期データおよび前記テスト信号生成回路 を制御するための制御データと、前記制御回路への制御データとが、同一の端子 よりシリアルに入力されるように構成されているので、少数の外部端子によりメ モリのテスト内容を変更できる。 [0018]

【発明の実施の形態】

以下、図面を参照し、本発明の実施形態例に基づいて本発明をさらに詳細に説明する。

[0019]

図1は、本発明の実施形態例に係るメモリのテスト回路を備えるLSIの構成を示すものである。本発明のメモリのテスト回路を適用したLSIは、複数のR AM91~9mと、テスト回路500を備えている。

[0020]

テスト回路500の出力6は、テスト時の各RAM91~9mへの入力信号である、データ信号と、アドレス信号と、チップセレクト(CS)信号と、リードライト(R/W)信号であり、セレクタ4の入力の一方へ接続され、セレクタ4の入力のもう一方には通常動作時の各RAM91~9mへの入力信号7として、データ信号とアドレス信号とCS信号とR/W信号が接続される。

[0021]

セレクタ4は、外部端子から入力されるテスト切替信号1により信号6と7を切り替え、その出力信号8は各RAM91 \sim 9mへ入力される。CS信号により選択されたRAMはR/W信号の値により、データの読み出しあるいは書き込みを行なう。

[0022]

各RAM91~9mの出力はテスト回路500へも入力され、セレクタ550により選択したRAMの出力データが、出力データ信号2としてLSIから外部へ出力される。

[0023]

テスト回路500は、セレクタ4と、RAMのCS信号を生成するCS信号生成回路510と、RAMのアドレス信号を生成するアドレス信号生成回路520と、RAMへの書き込みデータを生成するデータ信号生成回路530と、RAMへのR/W信号を生成するR/W信号生成回路540と、選択されているRAMからの出力信号をCS信号により選択するセレクタ550と、RAMのCS信号

やアドレス信号やデータ信号の値等を制御するテスト設定制御回路 5 6 0 で構成される。テスト設定制御回路 5 6 0 には、LSIの制御端子からテスト制御信号 3 1 \sim 3 4 が入力される。

[0024]

本発明のテスト信号生成回路である、CS信号生成回路510、アドレス信号 生成回路520、データ信号生成回路530、およびR/W信号生成回路540 からの出力信号が各RAMへのテスト信号6としてセレクタ4へ出力される。

[0025]

アドレス信号生成回路 5 2 0 は R A M へのアドレス信号のインクリメント/デクリメント (Inc/Dec)を行なう Inc/Dec回路 5 2 1 とそれを制御 (Inc又はDecを選択)する Inc/Dec制御回路 5 2 2を備えている。

[0026]

データ信号生成回路530はRAMへの書き込みデータの反転/非反転を行なう反転/非反転回路531を備えている。

[0027]

CS信号生成回路510、アドレス信号生成回路520、データ信号生成回路530、およびテスト設定制御回路560はシフトレジスタ(SR)を備えている。Inc/Dec制御回路522はレジスタ(R)を備えている。これらのSRおよびRには、値をセットするデータとなるテスト制御信号31が入力される。これらのSR及びRを構成するフリップフロップには、外部端子より入力されるテストリセット信号12があらかじめ入力されることにより、初期値0がセットされている。

[0028]

テスト設定制御回路 5 6 0 の構成例を図 5 に示す。テスト設定制御回路 5 6 0 は、C S 信号生成回路 5 1 0 の S R とアドレス信号生成回路 5 2 0 の S R とデータ信号生成回路 5 3 0 の S R と I n c / D e c 制御回路 5 2 2 の R の選択、および、C S 信号生成回路 5 1 0 とアドレス信号生成回路 5 2 0 とデータ信号生成回路 5 3 0 と R / W 信号生成回路 5 4 0 の動作の制御を行なう。

[0029]

図5において、信号570-5~570-8は、それぞれ、CS信号生成回路510のSRと、アドレス信号生成回路520のSRと、Inc/Dec制御回路522のRと、データ信号生成回路530のSRの選択信号である。選択信号570-5~570-8は、SRを構成する各フリップフロップ(F/F)の値をデコーダでデコードすることにより生成される。また、選択信号570-5~570-8は、テスト制御信号34を0、テスト制御信号32を1とした時にアクティブになる。このSRの値の設定は、テスト制御信号34を0、テスト制御信号370-1%に可力でから、テスト制御信号31をシリアル入力として、LSIの他のロジック部と共通の外部端子より入力されるクロック11に同期して値をラッチすることで行なう。信号570-1~570-4は、それぞれ、CS信号生成回路510と、アドレス信号生成回路520と、データ信号生成回路530と、R/W信号生成回路540の制御信号である。制御信号570-1~570-4は、テスト制御信号34を1とした時に有効になる。

[0030]

CS信号生成回路510の構成例を図6に示す。この図は、RAMが4個である場合のものである。CS信号生成回路510は、CS信号生成回路510のSRを構成するF/Fの値を元にCS信号を生成する。SRの値の設定は、テスト設定制御回路560のSRの値を設定した後、テスト制御信号34を0、テスト制御信号32を1にして選択信号570-5をアクティブにし、テスト制御信号31をシリアル入力としてクロック11に同期して値をラッチすることで行なう。CS信号生成回路510が出力するCS信号6-510は、テスト制御信号34を1にして制御信号570-1をアクティブにすることで出力される。

[0031]

アドレス信号生成回路 5 2 0 の構成例を図 7 に示す。この図は、アドレス線が 4 ビット幅である場合のものである。アドレス信号生成回路 5 2 0 は、アドレス 信号生成回路 5 2 0 の S R の値を元にアドレス信号を生成する。初期アドレス値 となる S R の値の設定は、テスト設定制御回路 5 6 0 の S R の値を設定した後、テスト制御信号 3 4 を 0、テスト制御信号 3 2 を 1 にして選択信号 5 7 0 - 6 を アクティブにし、テスト制御信号 3 1 をシリアル入力としてクロック 1 1 に同期

して値をラッチすることで行なう。アドレス信号生成回路520のSRは、初期 アドレスを設定する選択信号570-6がアクティブの期間のみ、SRを構成す る各F/Fをシフトレジスタ接続し、テスト実行時にはInc/Dec521か ら出力されるアドレス信号をこれらの各フリップフロップにパラレルに書き込む ためのセレクタを備えている。

[0032]

Inc/Dec制御回路522は、Inc/Dec制御回路522のレジスタ (R)の値を元にInc/Dec制御信号を生成し、この値を元にInc/Dec回路521はIncとDecを切り替える。Rの値の設定は、テスト設定制御回路560のSRの値を設定した後、テスト制御信号34を0、テスト制御信号32を1にして選択信号570-7をアクティブにし、テスト制御信号31を入力としてクロック11に同期して値をラッチすることで行なう。

[0033]

アドレス信号生成回路 5 2 0 が出力するアドレス信号 6 - 5 2 0 はSRの各フリップフロップの値が出力される。 Inc/Dec回路 5 2 1 にはアドレス信号 6 - 5 2 0 が入力され、 Inc/Dec回路 5 2 1 はアドレス信号 6 - 5 2 0 を Inc/Decして出力する。また、テスト制御信号 3 4 を 1、テスト制御信号 3 3 を 1 にして 制御信号 5 7 0 - 2 がアクティブになった時に、 Inc/Dec回路 5 2 1 の出力がアドレス信号生成回路 5 2 0 の SRの各フリップフロップにパラレルに書き込まれる(アドレス信号の Inc/Decを行なう)。制御信号 5 7 0 - 2 がアクティブではない時はアドレス信号生成回路 5 2 0 の SRの値(アドレス信号)は変化しない。

[0034]

データ信号生成回路530の構成例を図8に示す。この図は、データ線が4ビット幅である場合のものである。データ信号生成回路530は、データ信号生成回路530のSRの各F/Fの値を元にRAMへの書き込みデータとなるデータ信号を生成する。SRの値の設定は、テスト設定制御回路560のSRの値を設定した後、テスト制御信号34を0、テスト制御信号32を1にして選択信号570-8をアクティブにし、テスト制御信号31をシリアル入力としてクロック

11に同期して値をラッチすることで行なう。

[0035]

反転/非反転回路 5 3 1 はデータ信号生成回路 5 3 0 の S R の各 F / F の値を入力とし、テスト制御信号 3 4 を 1、テスト制御信号 3 2 を 1 にして制御信号 5 7 0 - 3 がアクティブになった時に S R の各 F / F の値を反転したデータを出力し、制御信号 5 7 0 - 3 がアクティブで無い時に反転しないデータを出力する。データ信号生成回路 5 3 0 が出力するデータ信号 6 - 5 3 0 は反転/非反転回路 5 3 1 の出力である。

[0036]

R/W信号生成回路 5 4 0 の構成例を図9に示す。この図は、RAMが4個である場合のものである。R/W信号生成回路 5 4 0 は、CS信号生成回路 5 1 0 の出力 6 - 5 1 0 を元に出力する。R/W信号生成回路 5 4 0 が出力するR/W信号 6 - 5 4 0 は、テスト制御信号 3 4 を 1、テスト制御信号 3 1 を 1 にして制御信号 5 7 0 - 4 をアクティブにすることで 1 (ライト)が出力され、制御信号 5 7 0 - 4 がアクティブではない時には 0 (リード)が出力される。

[0037]

次に、本実施形態例の動作につき説明する。テスト回路500の動作は「テスト設定」と「テスト実行」の2つに分けられる。「テスト設定」と「テスト実行」の切り替えはテスト制御信号34により行なう。

[0038]

まず、「テスト設定」の動作について説明する。「テスト設定」の動作とは、テストするRAMの選択(CSの値の決定)と、テスト開始アドレス値の決定と、アドレス値のIncもしくはDecの選択と、書き込みデータの値の決定を行なうことである。CS信号と、アドレス信号と、アドレスのIncまたはDecの選択と、データ信号は、CS信号生成回路510とアドレス信号生成回路520とInc/Dec制御回路522とデータ信号生成回路530のSR(シフトレジスタ)又はR(レジスタ)の値により生成されるため、これらのSR又はRの値を設定することが「テスト設定」での作業である。

[0039]

「テスト設定」のフローを以下に示す。1. テスト制御信号34を0にする。2. テスト制御信号33を1にし、テスト制御回路560のSRの値をテスト制御信号31をシリアル入力として設定し、設定したいSR又はR(ここでは、CS信号生成回路510とアドレス信号生成回路520とデータ信号生成回路530のSRとInc/Dec制御回路522のR)を選択する。3. テスト制御信号32を1にし、2. で選択したSR又はRの値をテスト制御信号31をシリアル入力として設定する。4. 全てのSR又はRの値が設定されるまで2. と3. を繰り返す。

[0040]

次に「テスト実行」の動作について説明する。「テスト実行」の動作とは、RAMへデータを読み書き(R/W)することである。「テスト実行」で制御できるのは、アドレスのInc(Dec)の有無、R/W、データ反転の有無である

[0041]

テスト制御信号33を1にすると、アドレス生成回路520のSRの値のInc (Dec)を行ない、0にするとInc (Dec)は行なわない。IncまたはDecの選択は「テスト設定」時にInc/Dec制御回路522のRに設定されている。テスト制御信号32を1にすると、RAMへ書き込みを行ない、0にすると読み出しを行なう。テスト制御信号31を1にすると、データ信号生成回路530のSRの値の反転を行ない、0にすると行なわない。

[0042]

テスト制御信号 の組み合わせによるテスト回路の動作についてまとめたもの を図2に示す。図2に示した動作内容にしたがった動作の例を以下に述べる。

[0043]

まず「テスト設定」の動作の例を図3に示す。テスト制御信号34を0にすることで「テスト設定」になる。 時刻0において、テスト設定制御回路560のSRはCS信号生成回路のSRを選択(CS)している。ここでテスト制御信号32を1にすると、テスト制御信号31の値がシリアル入力でCS信号生成回路510のSR入力され、値が設定される(RAM91を選択)。

[0044]

時刻1において、テスト制御信号33を1にすると、テスト制御信号31の値がシリアル入力でテスト設定制御回路560のSRへ入力され値が設定 (Inc/Dec) される。時刻2において、テスト制御信号32を1にすると、テスト制御信号31の値がInc/Dec制御回路522のRへ入力され値が設定 (Decを選択)される。

[0045]

同様にして、データ信号生成回路530のSRに、時刻5,6,7のクロック11の立ち上がり時のテスト制御信号31の値1,0,1が入力され5(ヘキサデシマル)が設定され、アドレス信号生成回路520のSRには、時刻10,11,12のクロック11の立ち上がり時のテスト制御信号31の値1,1,0が入力されて6(ヘキサデシマル)が設定される。これで設定は完了である。

[0046]

次に「テスト実行」の動作の例を図4に示す。テスト制御信号34を1にすることで「テスト実行」になり、各SRで設定された値がRAMのCS、データ、アドレス信号として出力される。 時刻15において、テスト制御信号32を1にすると、RAMのR/W信号が1(W)になる。 時刻17において、テスト制御信号31を1にすると、RAMのデータ信号の値が反転した値A(ヘキサデシマル)となる。時刻18~24において、テスト制御信号33を1にすると、RAMのアドレスがデクリメントする。

[0047]

以上、説明した様に、本発明のテスト回路では、テスト開始アドレスやRAM に書き込むためのデータを自由に設定でき、リード/ライトやデータの反転やアドレスのインクリメント(デクリメント)のタイミングも自由に操作することができる。

[0048]

なお、実施形態例に基づいて説明したが、本発明のメモリのテスト回路は、上 記実施形態例の構成に限定されるものではなく、上記実施形態例の構成から種々 の変更を施したものも、本発明の範囲に含まれる。例えば、実施形態例では被テ ストメモリの数、データ信号のビット幅はいずれも4個で説明したが、これらの 数は任意の数に容易に変更することが可能である。

[0049]

【発明の効果】

第一の効果は、少数の外部端子によりRAMのテスト内容を変更できることである。その理由は、テストに必要なデータを外部から供給する際にシリアル入力を使用していること、および、アドレッシングやR/Wのタイミング等を外部端子から制御できる構造であるためである。

[0050]

第二の効果は、少量のハードウェアによりRAMのテスト回路が構成できることである。その理由は、テストの内容を操作、決定するためのシーケンサやROMコード等を回路内部に持たず、回路内部の必要最低限のシフトレジスタと少量のロジック、および、少数の外部端子によりテスト内容を操作できる構成であるためである。

【図面の簡単な説明】

【図1】

本発明の実施形態例によるメモリのテスト回路を内蔵したLSIの構成を示す 図である。

【図2】

本発明の実施形態例によるテスト制御信号の組み合わせによるメモリのテスト 回路の動作をまとめた図である。

【図3】

本発明の実施形態例によるメモリのテスト回路の「テスト設定」の動作例を示すタイミング図である。

【図4】

本発明の実施形態例によるメモリのテスト回路の「テスト動作設定」の動作例を示すタイミング図である。

【図5】

本発明の実施形態例によるメモリのテスト回路のテスト設定制御回路の構成例

を示す図である。

【図6】

本発明の実施形態例によるメモリのテスト回路のCS信号生成回路の構成例を示す図である。

【図7】

本発明の実施形態例によるメモリのテスト回路のアドレス信号生成回路の構成例を示す図である。

【図8】

本発明の実施形態例によるメモリのテスト回路のデータ信号生成回路の構成例を示す図である。

【図9】

本発明の実施形態例によるメモリのテスト回路のR/W信号生成回路テスト設定制御回路の構成例を示す図である。

【図10】

第1の従来技術によるメモリのテスト回路の構成を示す図である。

【図11】


第2の従来技術によるメモリのテスト回路の構成を示す図である。

【符号の説明】

- 1 テスト切替信号
- 2 出力データ信号
- 31, 32, 33, 34 テスト制御信号
- 4 セレクタ
- 500 テスト回路
- 510 CS信号生成回路
- 520 アドレス信号生成回路
- 530 データ信号生成回路
- 540 R/W信号生成回路
- 550 セレクタ
- 560 テスト設定制御回路

【書類名】 図面


【図1】




【図2】


制御信号				動作	動作内容
34	33	32	31	モード	
0	0	0	0	テスト 設定	No Operation
	0	0	1		Reserved
	0	1	×		信号生成回路510-530及びInc/Dec制御回路522のSRをシフト。 入力は制御信号31
	1	0	Х		テスト設定制御回路560のSRをシフト。 入力は制御信号31
	1	1	Х		Reserved
1	0/1	Х	Х	テスト実行	アドレス Inc(Dec) 有無の制御。 1:有り 0:無
	Х	0/1	Х		R/W の制御。 1:W(ライト) 0:R(リード)
	Х	Х	0/1		データ反転有無の制御。 1:反転 0:非反転

【図3】







【図5】




【図6】




【図7】.




【図8】




【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】必要最低限のテスト用外部端子と回路追加により、テスト内容が変更可能なメモリのテスト回路を実現する。

【解決手段】被テストメモリのCS信号、アドレス信号、データ信号、R/W信号を生成する各信号生成回路と、これらの信号生成回路の制御データを発生するテスト設定制御回路を備える。信号生成回路及びテスト設定制御回路はシフトレジスタを備えており、これらのシフトレジスタに制御データやテストデータが外部端子よりシリアルに入力される。

【選択図】 図1

認定 · 付加情報

特許出願の番号

特願2002-253329

受付番号

50201296330

書類名

特許願

担当官

第七担当上席

0096

作成日

平成14年 9月 2日

<認定情報・付加情報>

【提出日】

平成14年 8月30日

【書類名】

出願人名義変更届 (一般承継)

【あて先】

特許庁長官殿

【事件の表示】

【出願番号】

特願2002-253329

【承継人】

【識別番号】

302062931

【氏名又は名称】

NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】

100109313

【弁理士】

【氏名又は名称】 机 昌彦

【提出物件の目録】

【物件名】

承継人であることを証明する登記簿謄本 1

【援用の表示】

平成15年1月10日提出の特願2002-31848

8の出願人名義変更届(一般承継)に添付のものを援用

する。

【物件名】

承継人であることを証明する承継証明書 1

【援用の表示】

平成15年1月10日提出の特願2002-29761

2の出願人名義変更届(一般承継)に添付のものを援用

する。

【包括委任状番号】 0215753

【プルーフの要否】 要

認定・付加情報

特許出願の番号 特願2002-253329

受付番号 50300206697

書類名 出願人名義変更届(一般承継)

作成日 平成15年 2月19日

<認定情報・付加情報>

【提出日】 平成15年 2月10日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社